TSMC ने हाल ही में एक उत्तर अमेरिकी प्रौद्योगिकी संगोष्ठी में अपनी N2 (2NM) प्रक्रिया प्रौद्योगिकी के दोष घनत्व (D0) की तुलना में एक ही स्तर पर अपनी पूर्ववर्ती प्रक्रियाओं की तुलना में घोषणा की।कंपनी के अनुसार, N2 प्रक्रिया का दोष घनत्व N3 (3nm), N5 (5nm), और N7 (7nm) विनिर्माण नोड्स की तुलना में कम है।इसके अलावा, स्लाइड से पता चलता है कि TSMC की N2 प्रक्रिया अभी भी बड़े पैमाने पर उत्पादन से दो तिमाहियों से दूर है, जिसका अर्थ है कि TSMC को उम्मीद के मुताबिक 2025 की चौथी तिमाही के अंत तक 2NM चिप्स का उत्पादन शुरू करने की उम्मीद है।
यद्यपि TSMC की N2 प्रक्रिया पूर्ण गेट रिंग (GAA) नैनोसेट ट्रांजिस्टर को अपनाने के लिए कंपनी की पहली प्रक्रिया प्रौद्योगिकी है, इस नोड का दोष घनत्व एक ही चरण में पिछली पीढ़ी की प्रक्रिया से कम है, जो बड़े पैमाने पर उत्पादन (MP) से दो तिमाहियों से पहले है।पिछली पीढ़ी की प्रक्रियाएं- N3/N3P, N5/N4, और N7/N6- सभी का उपयोग परिपक्व फिन फील्ड-इफेक्ट ट्रांजिस्टर (Finfets)।इसलिए, हालांकि N2 GAA Nanosheet ट्रांजिस्टर को अपनाने के लिए TSMC का पहला नोड है, लेकिन इसका दोष घनत्व में कमी द्रव्यमान उत्पादन (HVM) मील के पत्थर में प्रवेश करने से पहले पिछली पीढ़ी की प्रक्रिया से अधिक है।
इस चार्ट में समय के साथ दोष घनत्व की भिन्नता को दर्शाया गया है, जो बड़े पैमाने पर उत्पादन से पहले तीन तिमाहियों से लेकर बड़े पैमाने पर उत्पादन के बाद छह तिमाहियों तक फैलता है।सभी प्रदर्शित नोड्स में - N7/N6 (हरा), N5/N4 (बैंगनी), N3/N3P (लाल), और N2 (नीला) - दोष घनत्व बढ़ती उपज के साथ काफी कम हो जाता है, लेकिन नोड्स की जटिलता के आधार पर कमी की दर भिन्न होती है।यह ध्यान देने योग्य है कि N5/N4 शुरुआती दोषों को कम करने में सबसे अधिक सक्रिय है, जबकि N7/N6 की उपज सुधार अपेक्षाकृत कोमल है।N2 वक्र का प्रारंभिक दोष स्तर N5/N4 की तुलना में अधिक है, लेकिन फिर तेजी से कम हो जाता है, जो N3/N3P के दोष में कमी के प्रक्षेपवक्र के बहुत करीब है।
स्लाइड इस बात पर जोर देती है कि उपज और उत्पाद विविधता दोष घनत्व सुधार में तेजी लाने के लिए महत्वपूर्ण ड्राइविंग कारक बने हुए हैं।एक ही प्रक्रिया का उपयोग करके ग्रेटर उत्पादन और विविध उत्पादों को दोष घनत्व की पहचान और सही कर सकते हैं और तेजी से उपज के मुद्दों को सही कर सकते हैं, जिससे टीएसएमसी दोष सीखने के चक्रों को अनुकूलित करने में सक्षम हो सकता है।TSMC ने कहा कि इसकी N2 विनिर्माण तकनीक ने अपनी पूर्ववर्ती तकनीक की तुलना में अधिक नए चिप्स प्राप्त किए हैं (जैसा कि TSMC अब स्मार्टफोन और उच्च-प्रदर्शन कम्प्यूटिंग (HPC) ग्राहकों के लिए जोखिम में N2 चिप्स का उत्पादन करता है), और दोष घनत्व में गिरावट मूल रूप से इसकी पुष्टि करता है।
एक नए ट्रांजिस्टर आर्किटेक्चर की शुरूआत के बारे में लाए गए जोखिम कारकों को ध्यान में रखते हुए, यह विशेष रूप से N2 की दोष में कमी की दर के लिए महत्वपूर्ण है जो पिछले FinFET आधारित नोड्स के साथ सुसंगत है।यह इंगित करता है कि TSMC ने महत्वपूर्ण असफलताओं का सामना किए बिना अपनी प्रक्रिया सीखने और प्रबंधन विशेषज्ञता को नए GAAFET युग में सफलतापूर्वक स्थानांतरित कर दिया है।
RFQs/आदेश (0)